2 FLIP-FLOP
          TUJUAN :
          Setelah mempelajari bab ini mahasiswa diharapkan mampu :
          ¾MenjelaskanrangkaiandasarSR-FF danSR-FF dengangate
          ¾MembandingkanoperasidarirangkaianD Latch danD-FF 
           menggunakantiming diagram
          ¾Menguraikanperbedaanantarapulse-triggered dan
           edge-triggered flip-flop
          ¾MenjelaskanoperasirangkaianMaster SlaveJK-FF
          ¾MembuatToggle FF danD-FF dariJK-FF danSR-FF
          ¾MenjelaskanoperasisinkrondanasinkrondariJK-FF danD-FF 
           menggunakantiming diagram
          ¾MenganalisadanmendisainrangkaiandenganFlip-flop
                                      ed2                         1
            SR-FLIP-FLOP
                     ƒmerupakan singkatan dari Set & Reset Flip-flop
                     ƒDibentuk dari dua buah NAND gate atau NOR gate
                     ƒOperasinya disebut transparent latch, karena bagian outputnya
                      akan merespon input dengan cara mengunci nilai input yang diberikan (latch)
                      atau mengingat input tersebut.
                      Set                                              PRESENT  PRESENT   NEXT 
                                                     Q’                 INPUT    OUTPUT OUTPUT    COMMENT
                                                                        SRQ Qn
                                                                        000 0 Hold    
                                                                        001 1Condition
            Input                                          Output       010 0Flip-Flop      
                                                                        011 0 Set
                                                                        100 1Flip-Flop      
                                                     Q                  101 1 Reset
                                                                        110 *Not Used
                      Reset                                             111 *
                                           Cross-NOR SR Flip-Flop
                                                          ed2                                          2
                                 S                              Q
                                  R                             Q’
                                 Cross-NAND SR Flip-Flop
                    PRESENT  PRESENT   NEXT 
                     INPUT   OUTPUT OUTPUT     COMMENT
                    SRQ Qn                                  Persamaan Next State SR-FF
                    000 0 Hold    
                    001 1Condition
                    010 0Flip-Flop                               Q(t+∆)=S(t)+R(t)Q(t)
                    011 0 Set
                                                  Reset
                    100 1Flip-Flop      
                    101 1 Reset
                                                  Set
                    110 *Not Used
                    111 *
                     State Table dari SR-FF
                                                    ed2                                     3
                          PRESENT    NEXT    NILAI EKSITASI
                          OUTPUT   OUTPUT
                            Q (t)   Q (t+ )  S (t)    R (t)
                                        ∆
                             000d
                             0110
                             1001
                             11d0
                             Tabel Eksitasi dari SR-FF
                                       S      Q
                                       R     Q’
                                 Simbol dari SR-FF
                                            ed2                                4